Probleme de communication cRIO -63043

[NathV74]

Bonjour à tous,

jusqu'à présent tous allait bien sur la communication avec le cRIO, mais d'un coup ça ne marche plus... Je lance le programme FPGA qui tourne bien tous seul mais des que je lance le programme RT la communication se coupe et ce message apparait :

Quelqu'un aurait une idée de comment régler ce probleme ?

Cordialement

Nathan

[Guillaume.D]

Bonjour,

Une première piste à tenter afin de résoudre votre problématique est de suivre la procédure suivante :

http://digital.ni.com/public.nsf/allkb/B746EA10EA65BE894825733D006BEA8F?OpenDocument

Cordialement

[NathV74]

J'avais déjà trouver cette page et essayer se qui y est indiqué mais ça ne changerai rien à pars le temps d'attente...

Mais je viens de trouver mon probleme, c'était la synchronisation entre mes VIs RT et FPGA qui ne se faisait pas correctement, du coup ça plantait...

Une simple erreur d'inatention de ma part ^^

[NathV74 · Accepted solution]

Correction !!

L'erreur était du au fait de l'utilisation de boucle cadencée dans le VI RT avec un cadencement fais à l'aide d'une horloge interne à 1MHz.

Et mon cRIO ne disposant pas de cette horloge dans sa partie RT, ça ne pouvait pas fonctionner !

Cordialement

Nathan