Ciao Matteo,
purtroppo il funzionamento delle schede RIO non è simulabile.
L'unica possibilità di simulazione in ambito RIO stà nell'esecuzione del codice FPGA in modalità simulata; chiaramente questa soluzione non è usata per testare le performance del target FPGA, ma solo per verificare che la logica che abbiamo programmato si comporti come ci aspettiamo, prima di far partire una compilazione.
Questo tipo di simulazione non è invece applicabile alla parte Real Time del tuo progetto.
Spero ti sia stato d'aiuto, ma non esitare a contattarmi se hai bisogno di altro sull'argomento.
Ciao
FBM
