Bonjour à tous,
J'ai trouvé d'où venait mon problème :
Ce n'était pas du coté de l'acquisition ou de l'écriture des données dans les FIFOs, mais au niveau de la réception du coté RT...
En effet, je stoppais le programme RT en fonction du "stop" du FPGA sans m'assurer que j'avais bien lu toutes les données contenues dans les FIFOs...
Cdt,
Nathan
